台積電CoPoS技術正式浮上檯面，不僅台積電董事長魏哲家首度透露，台積電已經建立試產線，不過還需要2到3年的時間，該技術才會迎來真正爆發性的大量生產。同時，智慧財產局網站上也悄悄揭露接棒CoWoS的秘密武器CoPoS的商標，讓這項秘密武器逐漸被看見。
智慧財產局網頁顯示，不就「COPOS」文字主張商標權，推測只有「TSMC-COPOS」才會是被保護的商標。
在未來的AI與高效能運算（HPC）晶片設計中，晶片與封裝體積正朝向極大化發展，台積電為了因應超大尺寸晶片需求正積極加速開發名為CoPoS（Chip-on-Panel-on-Substrate）的面板級先進封裝技術。
業界分析，這項「化圓為方」的技術核心在於突破傳統矽中介層的光罩尺寸極限，透過引進300mm與500mm的方型面板級製程，提供更大規模的大面積RDL封裝空間。此舉不僅解決了超大型晶片在傳統晶圓級封裝面臨的尺寸瓶頸，更能大幅改善材料利用率。
業界比喻，就像是用圓形的烤盤烤方形的蛋糕，四個角都會有部分空間被浪費，CoPoS就像是直接將烤盤換成方的，大幅減少浪費。
根據調研機構數據，相較於300mm晶圓封裝僅45%的面積效率，300x300mm的方型面板能將面積效率顯著提升至約81%，在生產大於9.5倍光罩尺寸的超大晶片時，具備極高成本優勢，成為未來整合大量大型晶粒（Dies）的關鍵技術支援。
然而，CoPoS在技術層面與製程熟度上仍面臨部分挑戰。與現行已高度成熟的CoWoS封裝相比，CoPoS在整體產業生態系的建構以及大規模可製造性上尚未完全成熟，也意味著初期將伴隨較高的技術執行風險與良率挑戰。
業界預期CoPoS將與其他先進封裝技術進行混合搭配，例如以SoIC技術進行晶片的垂直堆疊，再利用CoPoS進行水平方向的大型整合，以達成效能與成本的最佳平衡。
