全球半導體設備大廠艾司摩爾（ASML）接連與台積電、英特爾及三星電子宣布最新合作進展，全球半導體製造三巨頭已全面擁抱次世代高數值孔徑極紫外光（High NA EUV）微影技術。
為了解決High NA技術因數值孔徑提升所面臨的曝光視野減半問題，產業正全面推動從使用數十年的6吋光罩轉型至12吋大尺寸光罩標準，藉此消除光罩拼接（stitching）的物理瓶頸，並大幅提升晶圓廠生產力與降低製造成本，全力支援AI時代下日益複雜的晶片微縮需求。
晶圓代工龍頭台積電採取按部就班推進的量產策略，宣布與ASML發起產業合作，共同引領半導體產業升級至12吋光罩系統。台積電有意自2030年起在先進製程量產中導入High NA技術，並規劃於2031年前建立12吋光罩試產線，目標在2033年前實現微影系統全面就緒以支援量產。隨著AI驅動電晶體架構越發複雜，台積電預期未來需要使用High NA EUV曝光的光罩層數將持續增加。
相較於台積電規劃至2030年導入，英特爾代工（Intel Foundry）則主打已具備實際量產成果。英特爾表示，High NA機台已在量產線上運作，涵蓋早期機台認證、研發，以及代號為Panther Lake的特定Core Ultra第3代處理器層別，累計處理超過100萬片晶圓，其疊對精度、產出量與妥善率皆達到預期。
在Intel 18A製程上，採用High NA技術的特定層效能亦達到或超越既有0.33 NA設備的表現。英特爾3年多前即倡導大尺寸光罩倡議，短期內則聚焦在現行6吋光罩上，透過晶片佈局規劃或自家的光罩拼接技術與PDK方案協助客戶。
記憶體與晶圓代工雙軌布局的三星電子，則將High NA技術開闢至全新應用領域，宣布計劃於2028年前在業界率先將High NA EUV導入DRAM大規模量產，進一步拓展DRAM的微縮技術藍圖。
三星電子副會長暨執行長全永鉉表示，AI時代提升了整個價值鏈技術創新的重要性，三星致力於維持先進半導體製造的領導地位。三星此舉不僅展現High NA技術跨足記憶體應用的成熟度，同時也宣布加入推進次世代12吋光罩技術的產業倡議，與生態系夥伴緊密配合，共同開發所需的光罩技術與周邊基礎設施。
